編碼器延遲相關(guān)知識(shí)
更新時(shí)間：2013-08-26 點(diǎn)擊次數(shù)：3012次
編碼器延遲（TLZ）依賴于模擬放大器的帶寬，其內(nèi)部的插補(bǔ)細(xì)分處理、分辨率以及其使用的編碼器接口。
一、插補(bǔ)細(xì)分器延遲
如果模擬編碼器信號(hào)正弦/余弦插補(bǔ)細(xì)分是一個(gè)基于MCU/DSP系統(tǒng)，延遲周期可能超過200us或更多。特別要注意的是當(dāng)使用較高頻率和分辨率，尤其是協(xié)同多軸控制和冗余系統(tǒng)。在這種情況下，延遲可以導(dǎo)致位置數(shù)據(jù)或許不是當(dāng)前的或者不同步。為迎接這個(gè)挑戰(zhàn)，一個(gè)基于超快閃速（flash）插補(bǔ)細(xì)分器可以擔(dān)當(dāng)此任務(wù)（例如，iC-NV）。iC-NV是并行內(nèi)部處理，可獲得延時(shí)少于1us的插補(bǔ)細(xì)分器。
二、編碼器接口延遲
當(dāng)采用串行編碼器接口時(shí)，通常只扮演著重要角色的是數(shù)據(jù)傳輸時(shí)間。對(duì)于串行傳輸，MCU/DSP從編碼器接口模塊的位置數(shù)據(jù)讀出時(shí)間Tread，取決于數(shù)據(jù)位寬和整體速度。例如，SSI在10MHz運(yùn)行，32位寬，傳輸時(shí)間為3.2us。
對(duì)于
增量編碼器接口，延遲通常可以忽略，給出實(shí)時(shí)性位置運(yùn)動(dòng)編碼器信號(hào)邊沿。然而，方向的改變將增加一些數(shù)量的延遲，取決于增量信號(hào)的遲滯。
三、處理延遲
一旦位置數(shù)據(jù)通過編碼器接口被讀取，軟件算法處理時(shí)間（TS/W）增加了系統(tǒng)延遲。這將在不同系統(tǒng)之間由于系統(tǒng)本身的處理時(shí)間而大為不同，取決于使用的MCU或者DSP的構(gòu)架和處理能力。
四、電機(jī)延遲
在位置數(shù)據(jù)被讀取和處理之后，zui終的延遲屬于電機(jī)驅(qū)動(dòng)器自身的一部分。激活電機(jī)和隨后的反應(yīng)時(shí)間必須被加到整個(gè)的系統(tǒng)延遲。
所有的這些延時(shí)時(shí)間加到系統(tǒng)延遲，這個(gè)延遲會(huì)直接影響整個(gè)控制周期的持續(xù)時(shí)間。反過來，這也影響生產(chǎn)率和整個(gè)機(jī)器電機(jī)控制系統(tǒng)的精度。
在線咨詢